[TIDST] - [2017/18 Winter] - [de] - [Digitale Schaltungstechnik]


Digitale Schaltungstechnik [2017/18 Winter]
Code
TIDST
Name
Digitale Schaltungstechnik
LP
6 LP
Dauer
ein Semester
Angebotsturnus
jedes Wintersemester
Format
Vorlesung 2 SWS, Übung 2 SWS
Arbeitsaufwand
180 h; davon
60 h Präsenzstudium
20 h Prüfungsvorbereitung
100 h Selbststudium und Aufgabenbearbeitung (eventuell in Gruppen)
Verwendbarkeit
B.Sc. Angewandte Informatik,
B.Sc. Physik
Sprache
Lehrende
Prüfungsschema
Lernziele Die Studierenden
kennen Aufbau und Eigenschaften von Diode und MOSFET
verstehen den Aufbau und die Funktionsweise der elementaren Bausteine statischer und getakteter digitaler Logik,
kennen die Herstellungstechnologie,
kennen Methoden zur Beschreibung digitaler Schaltungen (Schaltpläne, HDL),
kennen begrenzende Faktoren für Geschwindigkeit, Leistungsaufnahme etc.,
sind in der Lage, eine konkrete Aufgabenstellung in wiederprogrammierbarer Logik als digitale Schaltung selbstständig zu implementieren.
Lerninhalte Dotierung, Bänder, Diode, MOSFET, Kennlinien
Inverter, Gatter und komplexere Grundschaltungen in
CMOS
Flipflops, getaktete Schaltungen, Zustandsautomaten
PALs, CPLDs und FPGAs
Beschreibung kombinatorischer und sequentieller Schaltungen
Hardware-Beschreibung mit Verilog
Programmierung von FPGAs in der Übung und in Heimarbeit
Anwendungsbeispiele
Teilnahme-
voraus-
setzungen
empfohlen ist: Einführung in die Technische Informatik (ITE)
Vergabe der LP und Modulendnote Bestehen der Modulprüfung
Nützliche Literatur H. Göbel: Einführung in die Halbleiter Schaltungstechnik, Springer, ISBN 3-540-23445-4
R. Katz: Contemporary Logic Design, Addison-Wesley ISBN 0-201-53376-6
J. M. Rabaey: Digital Integrated Circuits: A Design Perspective, Prentice Hall, ISBN 0-13-178609-1
H. Liebig, S. Thome: Logischer Entwurf digitaler Systeme, Springer, ISBN 3-540-61062-6